Everyone knows doing the principle diagram of the PCB is designed into a real piece of PCB, please don’t look down upon this process, there are a lot of things on the principle of practicable in engineering has difficult to achieve, or something that someone can achieve them,but others can not, so it is not difficult to make a PCB, but make a good PCB 기판은 쉬운 일이 아니다.
마이크로 전자 분야의 두 가지 주요 문제는 높은 주파수 신호와 약한 신호 처리이며, PCB 생산 수준은이 점에서 특히 중요하다, 같은 원리 디자인, 동일한 구성 요소, 다른 사람들은 PCB는 다른 결과가있을 것이다 만든, 그래서 어떻게 만드는 방법 ? 좋은 PCB 기판 우리의 이전 경험을 바탕으로, 우리는 다음과 같은 측면에서 우리의 견해를 논의하고 싶습니다 :
1. 당신의 목표를 정의
디자인 작업을 먼저 설계 목표를 취소해야하는 것입니다 수신 된 일반적인 PCB 기판 , 고주파 PCB를 , 작은 신호 처리 PCB 또는이 경우 높은 주파수와 PCB의 작은 신호 처리가 모두있다 일반적인 PCB 만큼을 합리적인 레이아웃과 정확하고 깔끔한, 기계 크기처럼 부하 라인과 긴 줄이, 어떤 방법으로 처리 할 경우, 드라이브의 긴 줄을 강화하기 위해, 부하를 가볍게 키는 긴 줄의 반사를 방지하는 것입니다. 보드 40MHz의 신호 라인 이상이있을 때, 특별한 고려가 이러한 crosstalk.If 주파수, 네트워크 이론 분포 파라미터들에있어서, 상기 배선의 길이에 대한 제한이 높은 이들 신호선을 위해 만들어진다 고속 회로 및 첨부 간의 상호 작용이 시스템은 증가 대해 행에 design.With에서 도어 전송 속도의 향상을 무시할 수없는 결정적인 요소이며, 인접하는 신호 라인 간의 누화 것 의 증가, 일반적으로 고속의 소비 전력과 회로의 열 방출에 비례 할 때 충분한주의를 야기한다, 매우 큰 고속 PCB를.
약한 신호, 신호는 특별한주의가 필요합니다 때 보드도 마이크로 볼트 수준을 밀리 볼트 수준이 때, 작은 신호는 달리 크게 신호 대 잡음을 줄일 수, 조치를 차폐하는 것이 필요하다, 다른 강한 신호 간섭에 매우 취약, 너무 약합니다 ratio.So이 유용한 신호는 노이즈에 의해 익사 효과적으로 추출 될 수 없다.
소 신호와 고주파 신호의 일부는 직접 측정하는 프로브를 추가하지 않기 때문에 기판의 계수는 설계 단계에서 고려되어야하며, 시험 지점의 실제 위치는 분리 요소의 테스트 지점은 무시 될 수 없다.
또, 기판의 레이어로 기타 관련 요인,가, 구성 요소의 패키지 형태와 boards.Before 만드는 PCB 기판의 기계적 강도, 당신은 염두에두고 설계 목표를 가져야한다.
2. 레이아웃에 사용되는 구성 요소의 기능의 요구 사항을 이해
우리가 알다시피, 레이아웃의 특별한 구성 요소가 떨어져 전력에서 보관해야합니다 같은 로티와 APH 아날로그 신호 증폭기, 작은 신호 부분의 부드럽고 작은 ripple.The 시뮬레이션을위한 전력 요구 사항에 대한 아날로그 신호 증폭기를 사용과 같은 특별한 요구 사항이 있습니다 있습니다 OTI 보드 devices.On, 소 신호 증폭 부 역시 특별히 방열의 문제는 NTOI 보드에 사용 된 표유 전자기 interference.GLINK 칩 ECL 프로세스, 소비 전력의 큰 발열이 차폐하는 차광 마스크 설계 레이아웃이 특별한 배려해야 할 때 실시해야, 자연 냉각 경우, 공기 흐름에 GLINK 칩을 넣어 것입니다 것은 부드럽고, 및 열에서 경적 또는 다른 높은 전원이 다른 chips.If에 큰 영향 아니다 보드의 장치는 또한 그것은 또한 충분한주의를 기울여야한다 전원의 심각한 오염의 원인이 될 수 있습니다.
구성 요소 배치 3. 고려
고려해야 할 하나의 인자 첫번째 구성 요소의 배치는 특히 몇몇 고속 회선, 긴밀 최대한 부품의 접속에 관련된 성능 인 레이아웃은 전력 신호와 작은 분리가 가능한 한 짧게하는 것이다 회로의 성능을 충족 전제를 device.In 신호, 그것을 위해, 아름다운, 편리하게 테스트 할 보드의 기계적 크기, 소켓의 위치 등의 구성 요소의 배치를 고려하는 것도 필요하다
고속 시스템의 접지 및 배선의 전송 지연 시간은, 또한 특히 고속 ECL 회로를위한 전송 시간에 system.Signal를 전체 시스템의 속도에 큰 영향을 미쳤다 설계 할 때 고려되어야하는 첫번째 요인 고속 집적 회로 블록 그 자체는, 그러나 공통 인터커넥트 바닥의 결과 (2 ns의 지연에 대한 긴 매 30 센티미터)의 지연 시간의 증가를 가져올지라도, 시스템 속도가 크게 감소 할 수있다. A의하지 않는 경우, 시프트 레지스터, 동기 카운터 카드의 같은 편에있는 부품을 작동이 동기화 가장 때문에 기판상의 클록 신호의 다른 전송 지연 시간이 동일하지 않은 경우와 마찬가지로, 시프트 레지스터, 생산 오류가 발생할 수도 상기 클럭 선에 접속 된 공용 클록 소스로부터 동기 열쇠 판은, 기판의 길이와 같아야한다.
배선 4. 고려
OTNI의 디자인과 스타 광섬유 네트워크를보다 고속 신호 라인의 100MHz의 이상이 미래를 설계해야합니다. 고속 라인의 일부 기본 개념은 여기에 소개한다.
전송 라인
A의 모든 "긴"신호 경로 인쇄 회로 기판라인의 전송 지연이 신호 상승 시간보다 훨씬 짧은 line.If 전송으로 간주 될 수있다, 신호 상승시 소유자의 반사 submerged.No가 더 이상 표시 될 것입니다 이 미터 빠른 논리 회로에 대한 어떤 신호 distortion.And에있을 수 있도록 오버 슈트, 반동과 순간을 위해, 울림이 때문에 라인 전송 지연 시간의 상승 시간은 MOS 회로의 대부분은 특히, 훨씬 더 큰 초고속 ECL.
집적 회로의 경우, 흔적의 길이는 크게 인해 빠른 에지 속도로 신호의 무결성을 유지하기 위해 단축해야합니다.
만드는 방법은 두 가지가있다 고속 회로 , 방법 클램핑 에지 TTL 쇼트 키 다이오드의 급속한 감소를 위해 사용되는 심각한 왜곡없이 비교적 긴 라인 작업에서 임펄스 다이오드에 구속 될 수 있도록이 접지 전위 압력 강하보다 작은, 진폭 뒤쪽의 반동을 줄이는 차원에서 오버 슈트의 느린 상승 에지가 허용되지만 비교적 높은 출력의 상태 레벨 "H"인 회로의 임피던스 (50 ~ 80 Ω) 감쇠 쇼트 키 다이오드 클램프 및 직렬 저항면을 사용하는 방법을 연결 한 경우 이외에도 .IN 때문에 "H"상태 내성 수준으로 큰 반발 문제는 매우 뛰어난 아니다 HCT 시리즈의 장치는, 개선 효과는 더욱 명백하다.
팬은 상기 신호 라인을 따라이 벗어나면, 상술 한 TTL 성형 방법은, 더 높은 비트 레이트 및 더 빠른 에지에서 부족한 speed.Because 라인의 파가 반사되어, 그들은 이에 따라, 고속으로 합성하는 경향 신호의 심각한 왜곡을 일으켜 간섭 방지 ability.Therefore 감소, 반사 문제를 해결하기 위해, 다른 방법으로는 일반적으로 ECL 시스템에 사용되어 광고 임피던스 반사가 제어되고,이 방법 및 무결성 method.In 일치 신호가 보장됩니다.