Everyone knows doing the principle diagram of the PCB is designed into a real piece of PCB, please don’t look down upon this process, there are a lot of things on the principle of practicable in engineering has difficult to achieve, or something that someone can achieve them,but others can not, so it is not difficult to make a PCB, but make a good PCB boerd is gjin maklike ding.
Twa grutte swierrichheden op it mêd fan Microelectronics is de hege frekwinsje sinjaal en swak sinjaal ferwurkjen, PCB produksje nivo is foaral fan belang yn dizze respekt, itselde prinsipe design, deselde komponinten, ferskillende minsken makke PCB sil hawwe ferskillende resultaten, dus hoe te meitsjen in goede PCB bestjoer? op grûn fan ús foarige ûnderfining, wy soene graach beprate ús fisy op de folgjende aspekten:
1. Define dyn doelpunten
Krige in ûntwerp taak, moatte earst leegje jo design doelen, is in Common PCB board , hege-frekwinsje PCB , lytse sinjaal ferwurkjen PCB of der binne sawol hege frekwinsje en lytse sinjaal ferwurkjen fan de PCB, oft it in mienskiplike PCB , sa lang lykas dogge ridlike yndieling en netsjes, meganysk grutte akkuraat, as de lading line en de lange line, wurdt behannele troch in bepaalde middel, lichter de lading, te fersterkjen de lange line fan it stasjon, de kaai is foar te kommen dat de lange line fan refleksje. as der mear as 40MHz signaal linen op it boerd, spesjale ôfwagings binne makke foar dizze sinjaal linen, sa as crosstalk.If frekwinsje heger is, hawwe mear beheinings op 'e lingte fan' e wiring, neffens de ferdieling parameters fan it netwurk teory, de ynteraksje tusken hege snelheid circuit en har taheaksel is de beslissende faktor, it systeem kin net negearre yn design.With it ferbetterjen fan de doar heechspanningslieding snelheid, on line tsjin sil tanimme, de crosstalk tusken neistlizzende sinjaal rigels sille wêze proporsjoneel oan it tanimmen fan, meastentiids hege snelheid Stromverbrauch en waarmte fersiljen fan it circuit is hiel grut, moatte soargje genôch omtinken doe't it dwaan hege-snelheid PCB.
As bestjoer ha millivolt nivo sels microvolt nivo as de swakke sinjaal, it sinjaal sil nedich spesjale soarch, lytse sinjaal is te swak, hiel kwetsber foar oare sterk sinjaal hinderjen, shielding maatregels is faak nedich, oars bin heechlik ferminderje it sinjaal-to-leven ratio.So dat useful sinjalen wurde ferdronken út troch leven en kin net effektyf extracted.
Oan board fan de maatregel ek wurde moat rekken holden yn de ûntwerp faze, it fysike lokaasje fan test punten, test punt fan isolemint faktoaren kinne net negearre wurde, omdat guon fan 'e lytse sinjaal en hege frekwinsje sinjaal wurdt net streekrjocht tafoegje probe te mjitten.
Dêrneist binne der ek oare besibbe faktoaren, lykas it laach fan bestjoeren, it pakket foarm fan 'e ûnderdielen en de meganyske sterkte fan it boards.Before meitsjen PCB boards, dan moatte hawwe in ûntwerp doel foar eagen.
2. Begryp it easken fan 'e funksje fan' e ûnderdielen brûkt yn de yndieling
Sa't wy witte, der binne in pear bysûndere komponinten yn 'e yndieling hawwe spesjale easken, lykas Loti en APH brûkt analoge signaalversterker, analoge signaalversterker foar macht eask foar glêd, lytse ripple.The simulaasje fan lytse sinjaal dielen moatte wurde holden wei macht devices.On de OTI bestjoer, de lytse sinjaal amplification part wurdt ek spesjaal ûntwurpen mei in shielding masker te skyld de losrinnende elektromagnetyske interference.GLINK chips brûkt yn de NTOI bestjoer is de ECL proses, Stromverbrauch grutte koarts, oan it probleem fan 'e waarmte fersiljen moatte fierd wurde as de opmaak moat wêze spesjale konsideraasje, as de natuerlike koeling, sil sette de GLINK chip yn luchtstream is glêd, en út 'e hjitte is net in grutte ynfloed ta oare chips.If der in hoarn of oare hege macht apparaat oan board, dan kin ek liede ta serieus fersmoarging fan 'e macht dat moat ek betelje genôch omtinken.
3. ôfwaging fan komponinten yndieling
De yndieling fan 'e ûnderdielen earste iene faktor om rekken mei de foarstelling, nau besibbe oan de ferbining fan komponinten tegearre safier as mooglik is, benammen foar guon hege snelheid line, de opmaak is om it sa koart mooglik te skieden macht sinjaal en lyts signalearje device.In it útgongspunt fan foldwaan oan de útfiering fan it circuit, is it ek nedich om beskôgje de opstelling fan de komponinten yn oarder, moai, handich om te testen, de meganyske grutte fan it bestjoer, de posysje fan de socket, ensfh
De oerdracht fertraging tiid fan grounding en ûnderlinge keppeling yn de hege-snelheid systeem is ek de earste faktor wurde beskôge as ûntwerpen fan 'e system.Signal op de oerdracht tiid hie in grutte ynfloed op it algemiene systeem snelheid, spesjaal foar hege snelheid ECL circuits, alhoewol't hege snelheid yntegrearre circuit blok sels, mar as gefolch fan op 'e flier mei in mienskiplik interconnect (elk 30 sm lang, oer de fertraging fan de 2 NS) bringe it tanimmen fan' e fertraging tiid, kin meitsje it systeem snelheid wurdt sterk fermindere. Lykas in ferskowing register, syngroane counter dizze syngronisaasje wurke dielen oan 'e selde stikje kaart, bêste fanwege de ferskillende oerdracht fertraging tiid fan de klok sinjaal op it boerd is net gelyk, soe liede ta in ferskowing register produsearjen flaters, as net op in plaat, dêr't syngronisaasje is de kaai, fan publike klok boarne ferbûn oan de klok line moat wêze gelyk oan de lingte fan it bestjoer.
4. ôfwaging fan wiring
Mei it ûntwerp fan OTNI en stjer glêstried netwurk, mear as 100MHz fan de hege snelheid sinjaal line sil moatte wurde ûntwurpen yn de takomst. Guon basis konsepten fan hege snelheid line wurdt ynfierd hjir.
heechspanningslieding
Any "lang" signaling trajekt op in printe Circuit boardkin beskôge in transmissie line.If de oerdracht fertraging fan de line is folle koarter as it sinjaal opkomst tiid, de refleksje fan de eigner yn it sinjaal ferheging sil wêze submerged.No langer ferskine Overshoot, tebekspringen en oergeande, want op it stuit, it grutste part fan 'e MOS circuit, fanwegen de opkomst tiid fan de line heechspanningslieding fertraging tiid is folle grutter, dus it kin wêze yn meter lang en gjin sinjaal distortion.And foar flugger logika circuits, benammen ultra-hege snelheid ECL.
Yn it gefal fan yntegrearre circuits, de lingte fan de spoaren moatte flink ynkoarte om te ûnderhâlden de yntegriteit fan it sinjaal fanwege flugger râne faasjes.
Der binne twa manieren om de hegesnelheidsline circuit yn in relatyf lange line wurk sûnder serieuze ferdraaiïng, wurdt brûkt foar it flugge tebekgong yn edge TTL Schottky spanner clamping metoade, meitsje driuw wêze ôfhâldendheid yn in Diode is leger as de grûn potinsjele druk drop op it nivo fan it ferminderjen fan de tebekspringen oan de efterkant fan de amplitude, de trager de opgeande râne fan 'e Overshoot is tastien, mar it is nivo "H" yn in steat fan relatyf hege útfier impedance fan it circuit (50 ~ 80 Ω) attenuation .in Boppedat, fanwege it nivo fan "H" steat immuniteit, gruttere Col · probleem is net hiel treflik, apparaat fan HCT rige, as mei help Schottky spanner clamping en searjes resistance kant ferbine de metoade, de ferbettere effekt sil mear foar de hân.
Wannear't der in fan út lâns de sinjaal line, de TTL foarm jaan metoade beskreaun hjirboppe mist yn it heger Bitrate en flugger râne speed.Because der wurde wjerspegele weagen yn 'e line, se wil hinne wurde synthesized op' e hege taryf, dus wêrtroch serieus ferfoarming fan it sinjaal en de ôfnimmende anti-hinderjen ability.Therefore, om te lossen de refleksje probleem, in oare metoade wurdt meastal brûkt yn 'e ECL systeem: line impedance matching method.In dizze wize de refleksje wurdt regele en de yntegriteit fan de signaal wurdt garandearre.