Everyone knows doing the principle diagram of the PCB is designed into a real piece of PCB, please don’t look down upon this process, there are a lot of things on the principle of practicable in engineering has difficult to achieve, or something that someone can achieve them,but others can not, so it is not difficult to make a PCB, but make a good Papan PCB ora gampang lan bab.
Two kangelan utama ing lapangan microelectronics iku sinyal frekuensi dhuwur lan Processing sinyal banget, produksi PCB tingkat wigati ing bab iki, desain asas, komponen padha, wong beda digawe PCB bakal asil beda, supaya carane nggawe ? a PCB Papan apik Adhedhasar pengalaman kita sadurungé, kita kaya kanggo ngrembug views kita ing aspèk ing ngisor iki:
1. Netepake gol
Nampa tugas desain, kudu mbusak gol desain, iku Papan PCB umum , dhuwur-frekuensi PCB , cilik Processing sinyal PCB utawa ana loro frekuensi dhuwur lan Processing sinyal cilik PCB, yen iku PCB umum , anggere minangka nindakake tata cukup lan tidy, ukuran mechanical akurat, Yen baris mbukak lan baris dawa, bakal ditangani dening liya tartamtu, ngenthengake mbukak, kanggo ngiyataken baris dawa drive, tombol iku kanggo nyegah bayangan baris dawa kang. Nalika ana luwih saka garis sinyal 40MHz ing Papan, anggit khusus sing digawe kanggo garis sinyal iki, kayata crosstalk.If frekuensi luwih, luwih Watesan ing dawa wiring, miturut paramèter distribusi saka teori jaringan, ing interaksi antarane sirkuit kacepetan dhuwur lan lampiran sawijining faktor nemtokake, sistem ora bisa digatèkaké ing design.With asil dandan saka kacepetan transmisi lawang, ing baris marang bakal nambah, ing crosstalk antarane garis sinyal jejer bakal ceceg menyang Tambah ing, biasane konsumsi daya dhuwur-kacepetan lan boros panas sirkuit banget amba, kudu nimbulaké manungsa waé, cukup nalika mengkono dhuwur-kacepetan PCB.
Nalika Papan duwe tingkat millivolt tingkat microvolt sanajan sinyal banget, sinyal kudu care khusus, sinyal cilik sithik banget, banget ngrugekke kanggo gangguan sinyal liyane kuwat, ngreksa ngukur asring perlu, digunakake bakal nemen ngurangi sinyal-kanggo-swara sinyal ratio.So sing migunani sing klelep metu dening gangguan lan ora bisa èfèktif dijupuk.
Ing Papan langkah uga kudu dijupuk menyang wawasan sak tahap perencanaan, lokasi fisik saka TCTerms test, titik test faktor hubungan bisa ora digatèkaké, amarga sawetara saka sinyal cilik lan sinyal frekuensi dhuwur ora langsung nambah satelit kanggo ngukur.
Kajaba iku, ana faktor liyane sing gegandhengan, kayata lapisan saka Boards, wangun paket saka komponen lan kekuatan mechanical saka boards.Before nggawe Boards PCB, sampeyan kudu duwe goal desain ing atine.
2. Ngerti syarat fungsi komponen digunakake ing tata letak
Kaya kang kita mangerteni, ana sawetara komponen khusus ing tata letak wis syarat khusus, kayata Loti lan aph digunakake bupati sinyal analog, bupati sinyal analog requirement daya kanggo Gamelan, simulasi ripple.The cilik bagean sinyal cilik kudu katahan adoh saka daya devices.On Papan OTI, sisih sinyal nambahi jumlahe cilik uga khusus sing dirancang karo topeng shielding kanggo tameng Kripik interference.GLINK ing keblasuk elektromagnetik digunakake ing Papan NTOI proses ECL, konsumsi daya mriyang amba, kanggo masalah boros panas kudu conducted nalika tata kudu wawasan khusus, yen cooling alam, bakal sijine chip GLINK ing aliran udara Gamelan, lan metu saka panas ora impact amba kanggo chips.If liyane ana sungu utawa daya dhuwur piranti ing Papan, iku uga nyebabake polusi serius saka daya uga kudu mbayar manungsa waé, cukup.
3. Kawigatosan tata komponèn
Tata letak komponen siji faktor kanggo nimbang punika kinerja, rapet related kanggo sambungan saka komponen bebarengan minangka adoh sabisa, utamané kanggo sawetara line kacepetan dhuwur, tata iku wis dadi cendhek kaya bisa misahake sinyal daya lan cilik sinyal device.In premis saka patemon kinerja sirkuit, iku uga perlu nimbang noto ing komponen supaya, ayu, trep kanggo nyoba, ukuran mechanical Papan, posisi soket, etc.
Ing wektu transmisi tundha grounding lan interconnection ing sistem-kacepetan dhuwur uga faktor pisanan bakal dianggep nalika ngrancang system.Signal ing wektu transmisi wis pengaruh gedhe ing kacepetan sistem sakabèhé, utamané kanggo dhuwur-kacepetan ECL sirkuit, sanajan kacepetan dhuwur pemblokiran sirkuit terpadu dhewe, nanging minangka asil saka ing lantai karo Interconnect umum (saben 30 cm dawa, bab wektu tundha 2 ns) nggawa Tambah wektu tundha, bisa nggawe kacepetan sistem nemen wis suda. Kaya shift REGISTER, salaras counter sinkronisasi iki bagéan digunakake ing Piece padha kertu, paling amarga saka wektu transmisi tundha beda saka jam sinyal ing Papan ora padha, bisa mimpin kanggo shift REGISTER kasalahan pametumu, yen ora ing piring, endi sinkronisasi tombol, saka jam umum sumber disambungake menyang baris jam kudu witjaksono menyang dawa Papan.
4. Kawigatosan wiring
Kanthi rancangan OTNI lan jaringan serat optik star, luwih saka 100MHz ing baris sinyal kacepetan dhuwur kudu dirancang ing mangsa. Sawetara konsep dhasar saka baris kacepetan dhuwur bakal ngenalaken kene.
baris transmisi
Sembarang "dawa" signaling pathway ing dicithak sirkuit Papanbisa dianggep transmisi a line.If wektu tundha transmisi line luwih cendhak tinimbang wektu munggah sinyal, bayangan saka pemilik sak munggah sinyal bakal submerged.No maneh katon OVERSHOOT, recoil lan muni, kanggo ing wayahe, paling saka sirkuit MOS, amarga saka wektu munggah saka transmisi line wektu tundha akeh ageng, supaya bisa dadi ing dawa lan ora distortion.And sinyal kanggo sirkuit logika luwih cepet meter, utamané kacepetan ultra-high ECL.
Ing cilik saka sirkuit terpadu, dawa saka ngambah kudu Ngartekno shortened supaya njaga integritas sinyal amargi kecepatan pinggiran luwih cepet.
Ana rong cara kanggo nggawe sirkuit-kacepetan dhuwur ing karya line relatif dawa tanpa distorsi serius, digunakake kanggo Kurangé populasi cepet ing pinggiran TTL schottky diode cara clamping, nggawe rangsang dadi pengendalian ing diode iku luwih murah tinimbang ing lemah potensial meksa gulung ing tingkat kang ngurangi recoil ing mburi amplitudo, alon ing pinggiran Rising saka OVERSHOOT wis diijini, nanging tingkat "H" ing negara output relatif dhuwur impedansi saka sirkuit (50 ~ 80 Ω) penipisan .Ing Kajaba iku, amarga tingkat kakebalan negara "H", masalah recoil luwih gedhe ora banget pinunjul, piranti saka seri HCT, yen nggunakake schottky diode clamping lan sisih resistance seri nyambung cara, efek apik bakal luwih ketok.
Nalika ana penggemar metu bebarengan baris sinyal, cara mbentuk TTL ndhuwur kakurangan ing dicokot tingkat sing luwih dhuwur lan pinggiran luwih cepet speed.Because ana sing dibayangke ombak ing baris, padha bakal kathah disintesis ing tingkat dhuwur, mangkono nyebabake distorsi serius saka sinyal lan mudun anti-gangguan ability.Therefore, supaya ngatasi masalah bayangan, cara liyane biasane digunakake ing sistem ECL: line impedansi cocog method.In cara iki bayangan kontrol lan integritas ing sinyal wis dijamin.