Everyone knows doing the principle diagram of the PCB is designed into a real piece of PCB, please don’t look down upon this process, there are a lot of things on the principle of practicable in engineering has difficult to achieve, or something that someone can achieve them,but others can not, so it is not difficult to make a PCB, but make a good PCBボードは、簡単なことではありません。
二つのマイクロエレクトロニクスの分野で大きな困難高周波信号と微弱な信号処理され、PCBの生産レベルはこの点で特に重要であり、同じ原理設計、同一の構成要素に、別の人は、PCBが異なる結果を持って作られたので、どのようにするために？優れたPCBボード、当社のこれまでの経験をもとに、我々は以下の点に私たちの見解を議論したいと思います：
1.あなたの目標を定義します。
、設計作業を受け取った最初の設計目標をクリアする必要があり、ある共通のPCBボード、高周波PCBを、小信号処理PCBまたはそれがある場合は、高周波およびPCBの小信号処理の両方が、ある共通のPCB 限り、負荷ラインと長い行は、特定の手段によって処理される場合は、正確で、合理的なレイアウトと整頓、機械的なサイズを行い、ドライブの長いラインを強化するため、負荷を軽減として、キーが長いラインの反射を防止することです。ボード上の40MHzの信号線よりも存在する場合、特別な考慮は、これらの信号線のために作られ、crosstalk.If周波数が高くなるなど、ネットワーク理論の分配パラメータに従って、配線の長さについての制限があり、高速回路とそのアタッチメントとの間の相互作用は、システムが大きくなりに対して行に、design.Withドア伝送速度の向上を無視できない決定的な要因であり、隣接する信号線間のクロストークがあろう 増加、通常、高速消費電力と回路の放熱に比例はやったときに十分な注意を起こす必要があり、非常に大きい高速PCBを.
弱い信号は、信号が特別な注意を必要とするときにボードもマイクロボルトレベルをミリボルトのレベルを有する場合、小信号は、そうでなければ非常に信号対雑音を低減し、対策を遮蔽することがしばしば必要であり、他の強い信号干渉に対して非常に脆弱で、弱すぎますratio.Soその有用な信号がノイズによってかき消されており、効果的に抽出することができません。
小信号高周波信号の一部を直接測定するプローブを追加していないので、ボード上の尺度はまた、設計段階で考慮すべき、テストポイントの物理的位置は、分離要素のテストポイントは、無視できません。
また、このようなボードの層、部品のパッケージ形状とPCBボードを作るboards.Beforeの機械的強度などの他の関連する要因が存在している、あなたは念頭に置いて設計目標を持っている必要があります。
2.レイアウトで使用される成分の機能の要件を理解します
我々が知っているように、レイアウト内のいくつかの特別な成分は、アナログ信号増幅器を、このようなLOTIとAPHなどの特殊な要件を使用しているがあり、小信号部の滑らかな、小さなripple.Theシミュレーションのための電力要件のために、アナログ信号増幅器離れ電源から保たれるべきですOTI基板devices.On、小信号増幅部も特別NTOIボードで使用される漂遊電磁interference.GLINKチップを遮蔽する遮光マスクを用いて設計されたECLプロセスであり、消費電力の大きな発熱、放熱の問題にレイアウトは特別な配慮しなければならないときに行わなければならない、自然冷却と、空気流中GLINKチップを置くことは滑らかで、かつ熱の外ホーンまたは他のハイパワーが存在する他のchips.Ifに大きな影響はありませんボード上のデバイスが、それはまた、それはまた、十分な注意を払う必要があり、電力の深刻な汚染を引き起こす可能性があります。
コンポーネントレイアウト3.考察
考慮することが一つの要因最初のコンポーネントのレイアウトは、特に、いくつかの高速回線のため、密接に可能な限り部品の接続に関連するパフォーマンス、である、レイアウトは、電力信号及び小さなを分離する可能な限り短くすることです回路の性能を満たすの前提device.In信号、など、また、順序でコンポーネントの配置を検討する必要が美しい、テストに便利な、ボードの機械的なサイズ、ソケットの位置であります
高速システムにおける接地と配線の伝送遅延時間は、また、特に高速ECL回路に、送信時間にsystem.Signalをシステム全体の速度に大きな影響を与えた設計する際に考慮すべき第一の要因でありますなお、高速集積回路ブロック自体が、共通配線とフロア上の結果として（すべての長さ30cm、2ナノ秒の遅延程度）の遅延時間の増加をもたらす、システム速度が大幅に低減させることができます。 でない場合は、シフトレジスタ、同期カウンタカードの同じ部分の部品の作業この同期最高のためボード上のクロック信号の異なる伝送遅延時間が等しくないように、シフトレジスタ農産物エラーにつながる可能性クロック・ラインに接続されたパブリック・クロック・ソースから同期が鍵であるプレートは、基板の長さに等しくなければなりません。
配線の4.検討
OTNIの設計と星の光ファイバネットワークでは、高速信号ラインの100MHzのよりは、将来的に設計することが必要になります。 高速ラインのいくつかの基本的な概念は、ここで紹介します。
送電線
上の任意の「長い」シグナル伝達経路プリント基板をラインの伝送遅延は、信号の立ち上がり時間よりもはるかに短いですline.If伝送考えることができ、信号の立ち上がり時の所有者の反射がsubmerged.Noが長く見えるだろうオーバーシュート、反動とリンギングは、現時点でのために、MOS回路のほとんどの理由は、回線伝送遅延時間の立ち上がり時間のはるかに大きいので、それは特に、メートル単位で長く、より高速な論理回路のための無信号distortion.Andすることができ超高速ECL。
集積回路の場合には、トレースの長さは、大幅に高速エッジ速度に起因する信号の完全性を維持するために短縮しなければなりません。
する2つの方法があり、高速回路、方法クランプエッジTTLショットキーダイオードの急激な減少のために使用されている深刻な歪みのない比較的長いライン作業では、インパルスダイオードに拘束することが作るは接地電位圧力降下よりも低いです、振幅の背面に反動を低減するレベルに、オーバーシュートの遅い立ち上がりエッジが許可され、それは、比較的高い出力の状態でレベル「H」である回路のインピーダンス（50〜80Ω）減衰ショットキーダイオードクランプと直列抵抗側を使用する方法を接続する場合に加え.IN、により「H」状態の免疫のレベルに、より大きな反動問題は非常に目立たないで、HCTシリーズのデバイスは、改善された効果は、より明らかであろう。
ファンは、信号線に沿って存在する場合に、上記TTL成形方法は、より高いビットレートと高速エッジに欠けているspeed.Because反射波が線であり、彼らはこのように、高い割合で合成される傾向があります信号の深刻な歪みを引き起こし、抗干渉ability.Thereforeを減少させる、反射問題を解決するために、別の方法は、通常、ECLシステムで使用される：ラインインピーダンスは反射が制御され、この方法との整合性method.Inに一致します信号が保証されています。